- RS Best.-Nr.:
- 778-5354
- Herst. Teile-Nr.:
- DK-DEV-5AGTD7N
- Marke:
- Altera
Nicht mehr im Sortiment
- RS Best.-Nr.:
- 778-5354
- Herst. Teile-Nr.:
- DK-DEV-5AGTD7N
- Marke:
- Altera
Mehr Infos und technische Dokumente
Rechtliche Anforderungen
Produktdetails
Entwicklungskit Arria V GT FPGA, Altera
Das Entwicklungskit Altera Arria® V GT FPGA bietet eine vollständige Entwicklungsumgebung, die die gesamte Hardware und Software enthält, die Sie benötigen, um vollständige FPGA-Designs zu entwickeln und sie in einer Systemumgebung zu testen.
Einheit 1
Arria V GT FPGA: 5AGTFD7K3F40I3N
1152 MB x 72 DDR3 SDRAM
4,5 MB (1 MB x 36) QDR II+ SRAM
1 GB Sync Flash (x16)
PCI Express (PCIe) x8 Kantensteckverbinder
HSMC Anschluss A (acht Transceiver-Kanäle)
USB 2.0
Gigabit-Ethernet-Kommunikation
Chip-zu-Chip-Brücke mit 29 LVDS-Eingängen, 29 LVDS-Ausgängen und x8 Transceivern
2 x SFP+ Kanäle
Bull's-Eye-Steckverbinder (3 x 10-Gbit/s-Transceiver-Kanal)
SMA-Steckverbinder (10-Gbit/s-Transceiver-Kanal)
Konfiguration: JTAG, Fast passive parallel (FPP) paralleler Flash-Loader (PFL)
Knöpfe, Schalter, LEDs und Displays
CPU-Reste-Drucktaste
3 x Bediener-Drucktaste
8 x DIP-Schalter
16 x Benutzer-LED (einschließlich acht zweifarbiger Dioden)
3 x PCIe-LED
3 x HSMA-Status-LED
LCD-Anzeige, 2-zeilig x 16-stellig
Einheit 2
Arria V GT FPGA: 5AGTFD7K3F40I3N
x64 DDR3 SDRAM-Soft-Controller (oder x32 fester Controller für geistiges Eigentum (IP))
HSMC-Anschluss B (vier Transceiver-Kanäle)
FMC-Anschluss (zehn Transceiver-Kanäle)
Chip-zu-Chip-Brücke mit 29 LVDS-Eingängen, 29 LVDS-Ausgängen und x8 Transceivern
Kanal für serielle digitale Schnittstelle (SDI)
Bull's-Eye-Steckverbinder (6-Gbit/s-Transceiver-Kanal)
Bull's-Eye-Steckverbinder (10-Gbit/s-Transceiver-Kanal)
SMA-Steckverbinder (10-Gbit/s-Transceiver-Kanal)
Konfiguration: JTAG, Fast passive parallel (FPP) paralleler Flash-Loader (PFL)
Knöpfe, Schalter, LEDs und Displays
CPU-Reste-Drucktaste
3 x Bediener-Drucktaste
8 x DIP-Schalter
16 x Benutzer-LED (einschließlich acht zweifarbiger Dioden)
Systemcontroller EPM2210GF324
Integriertes USB-Blaster II Download-Kabel EPM570GM100
Taktgebung: 50-MHz- und 148,5-MHz-Oszillator
100 MHz und vier programmierbare Oszillatoren mit 4 Ausgängen
SMA-Eingang (LVPECL)
Stromversorgung: Laptop-DC-Eingang, PCIe-Kantensteckverbinder
Systemüberwachung, Stromversorgung: (Spannung, Strom und Leistung), pro Einheit pro Schiene
Arria V GT FPGA: 5AGTFD7K3F40I3N
1152 MB x 72 DDR3 SDRAM
4,5 MB (1 MB x 36) QDR II+ SRAM
1 GB Sync Flash (x16)
PCI Express (PCIe) x8 Kantensteckverbinder
HSMC Anschluss A (acht Transceiver-Kanäle)
USB 2.0
Gigabit-Ethernet-Kommunikation
Chip-zu-Chip-Brücke mit 29 LVDS-Eingängen, 29 LVDS-Ausgängen und x8 Transceivern
2 x SFP+ Kanäle
Bull's-Eye-Steckverbinder (3 x 10-Gbit/s-Transceiver-Kanal)
SMA-Steckverbinder (10-Gbit/s-Transceiver-Kanal)
Konfiguration: JTAG, Fast passive parallel (FPP) paralleler Flash-Loader (PFL)
Knöpfe, Schalter, LEDs und Displays
CPU-Reste-Drucktaste
3 x Bediener-Drucktaste
8 x DIP-Schalter
16 x Benutzer-LED (einschließlich acht zweifarbiger Dioden)
3 x PCIe-LED
3 x HSMA-Status-LED
LCD-Anzeige, 2-zeilig x 16-stellig
Einheit 2
Arria V GT FPGA: 5AGTFD7K3F40I3N
x64 DDR3 SDRAM-Soft-Controller (oder x32 fester Controller für geistiges Eigentum (IP))
HSMC-Anschluss B (vier Transceiver-Kanäle)
FMC-Anschluss (zehn Transceiver-Kanäle)
Chip-zu-Chip-Brücke mit 29 LVDS-Eingängen, 29 LVDS-Ausgängen und x8 Transceivern
Kanal für serielle digitale Schnittstelle (SDI)
Bull's-Eye-Steckverbinder (6-Gbit/s-Transceiver-Kanal)
Bull's-Eye-Steckverbinder (10-Gbit/s-Transceiver-Kanal)
SMA-Steckverbinder (10-Gbit/s-Transceiver-Kanal)
Konfiguration: JTAG, Fast passive parallel (FPP) paralleler Flash-Loader (PFL)
Knöpfe, Schalter, LEDs und Displays
CPU-Reste-Drucktaste
3 x Bediener-Drucktaste
8 x DIP-Schalter
16 x Benutzer-LED (einschließlich acht zweifarbiger Dioden)
Systemcontroller EPM2210GF324
Integriertes USB-Blaster II Download-Kabel EPM570GM100
Taktgebung: 50-MHz- und 148,5-MHz-Oszillator
100 MHz und vier programmierbare Oszillatoren mit 4 Ausgängen
SMA-Eingang (LVPECL)
Stromversorgung: Laptop-DC-Eingang, PCIe-Kantensteckverbinder
Systemüberwachung, Stromversorgung: (Spannung, Strom und Leistung), pro Einheit pro Schiene
Geliefert mit
Loopback- und Debug-HSMC-Karten, Bull's-Eye-Montagekit von Samtec, Kabel, Dokumentation, Software
Ein FPGA ist ein Halbleitergerät, die aus einer Matrix aus konfigurierbaren Logikblöcke (CLBs) bestehen und durch programmierbare Verbindungen miteinander verbunden sind. Der Benutzer bestimmt diese Verbindungen durch die Programmierung eines SRAM. Ein CLB kann einfach (UND-, ODER-Gatter usw.) oder komplex (ein RAM-Block) sein. Der FPGA ermöglicht Designänderungen, auch nachdem das Gerät auf eine Leiterplatte gelötet wurde.
Technische Daten
Eigenschaft | Wert |
---|---|
Speicherprogrammierbare Steuerungstechnologie | FPGA |
Kit-Klassifizierung | Development Kit |
Vorgestelltes Gerät | 5AGTFD7K3F40I3N |
Kit-Name | Arria V GT |