Cypress Semiconductor SDRAM 64MBit 8M x 8 Bit DDR 100MHz 8bit Bits/Wort 36ns FBGA 24-Pin
- RS Best.-Nr.:
- 193-8780
- Herst. Teile-Nr.:
- S27KL0641DABHI020
- Marke:
- Cypress Semiconductor
Nicht verfügbar
Wir haben dieses Produkt aus dem Sortiment genommen.
- RS Best.-Nr.:
- 193-8780
- Herst. Teile-Nr.:
- S27KL0641DABHI020
- Marke:
- Cypress Semiconductor
Technische Daten
Mehr Infos und technische Dokumente
Rechtliche Anforderungen
Produktdetails
Finden Sie ähnliche Produkte, indem Sie ein oder mehrere Eigenschaften auswählen.
Alle auswählen | Eigenschaft | Wert |
|---|---|---|
| Marke | Cypress Semiconductor | |
| Speicher Größe | 64MBit | |
| SDRAM-Klasse | DDR | |
| Organisation | 8M x 8 Bit | |
| Datenumfang | 100MHz | |
| Datenbus-Breite | 8bit | |
| Anzahl der Bits pro Wort | 8bit | |
| Zugriffszeit max. | 36ns | |
| Anzahl der Wörter | 8M | |
| Montage-Typ | SMD | |
| Gehäusegröße | FBGA | |
| Pinanzahl | 24 | |
| Abmessungen | 8 x 6 x 0.8mm | |
| Höhe | 0.8mm | |
| Länge | 8mm | |
| Betriebstemperatur min. | –40 °C | |
| Breite | 6mm | |
| Arbeitsspannnung min. | 1,7 V | |
| Arbeitsspannnung max. | 1,95 V | |
| Betriebstemperatur max. | +85 °C | |
| Alle auswählen | ||
|---|---|---|
Marke Cypress Semiconductor | ||
Speicher Größe 64MBit | ||
SDRAM-Klasse DDR | ||
Organisation 8M x 8 Bit | ||
Datenumfang 100MHz | ||
Datenbus-Breite 8bit | ||
Anzahl der Bits pro Wort 8bit | ||
Zugriffszeit max. 36ns | ||
Anzahl der Wörter 8M | ||
Montage-Typ SMD | ||
Gehäusegröße FBGA | ||
Pinanzahl 24 | ||
Abmessungen 8 x 6 x 0.8mm | ||
Höhe 0.8mm | ||
Länge 8mm | ||
Betriebstemperatur min. –40 °C | ||
Breite 6mm | ||
Arbeitsspannnung min. 1,7 V | ||
Arbeitsspannnung max. 1,95 V | ||
Betriebstemperatur max. +85 °C | ||
Das Cypress Semiconductor 64-Mb-Gerät ist ein Hochgeschwindigkeits-CMOS mit selbstaktualisierungsdynamischem RAM (DRAM) mit einer Hyperbus-Schnittstelle. Es aktualisiert die Steuerungslogik innerhalb des Geräts
Verwaltet den Aktualisierungsvorgang auf dem RAM-Array und der Hyperbus verfügt über eine Schnittstelle mit niedriger Signalanzahl und doppelter Datenrate (DDR), die einen schnellen Lese- und Schreibdurchsatz erreicht.
Verwaltet den Aktualisierungsvorgang auf dem RAM-Array und der Hyperbus verfügt über eine Schnittstelle mit niedriger Signalanzahl und doppelter Datenrate (DDR), die einen schnellen Lese- und Schreibdurchsatz erreicht.
100 MHz Taktrate (200 Mbit/s) bei VCC
Sequenzielle Burst-Transaktion
Sequenzielle Burst-Transaktion