Toshiba Decoder Oberfläche SOIC 16-Pin

Der 74HC138D ist ein Hochgeschwindigkeits-CMOS-3-auf-8-DECODER mit Silizium-Gate-C2MOS-Technologie. Es erreicht hohe Geschwindigkeit, ähnlich der entsprechenden LSTTL, bei gleichzeitiger Beibehaltung der geringen CMOS-Verlustleistung. Wenn das Gerät aktiviert ist, bestimmen 3 binäre Auswahleingänge (A, B und C), welcher der Ausgänge (Y0–Y7) auf niedrig geht. Wenn der Freigabeeingang G1 niedrig gehalten wird oder entweder G2A oder G2B hoch gehalten wird, ist die Dekodierfunktion gesperrt und alle Ausgänge gehen hoch. G1-, G2A- und G2B-Eingänge sind für eine einfachere Kaskadenschaltung und zur Verwendung als Adressdecoder für Speichersysteme vorgesehen. Alle Eingänge sind mit Schutzschaltungen gegen elektrostatische Entladung oder transiente Überspannung ausgestattet

Hohe Geschwindigkeit: tpd = 16 ns (typ.) bei Vcc = 5 VGeringe Verlustleistung: ICC = 4,0 μA (max.) bei Ta = 25 Ausgeglichene Laufzeitverzögerungen: tPLH ≈ tPHLGroßer Betriebsspannungsbereich: Vcc (Betr.) = 2,0 bis 6,0 V