Infineon SDRAM 64 MB Oberfläche 16 Bits/Wort 8 bit FBGA-24 Kugel 24-Pin
- RS Best.-Nr.:
- 273-7512
- Herst. Teile-Nr.:
- S27KL0642DPBHI020
- Marke:
- Infineon
Derzeit nicht erhältlich
Wir wissen nicht, ob wir diesen Artikel noch einmal auf Lager haben werden. RS beabsichtigt, ihn bald aus dem Sortiment zu nehmen.
- RS Best.-Nr.:
- 273-7512
- Herst. Teile-Nr.:
- S27KL0642DPBHI020
- Marke:
- Infineon
Technische Daten
Mehr Infos und technische Dokumente
Rechtliche Anforderungen
Produktdetails
Finden Sie ähnliche Produkte, indem Sie ein oder mehrere Eigenschaften auswählen.
Alle auswählen | Eigenschaft | Wert |
|---|---|---|
| Marke | Infineon | |
| Speicher Größe | 64MB | |
| Produkt Typ | SDRAM | |
| Datenbus-Breite | 8bit | |
| Taktfrequenz max. | 200MHz | |
| Anzahl der Bits pro Wort | 16 | |
| Montageart | Oberfläche | |
| Gehäusegröße | FBGA-24 Kugel | |
| Pinanzahl | 24 | |
| Betriebstemperatur min. | -40°C | |
| Maximale Betriebstemperatur | 105°C | |
| Länge | 6mm | |
| Höhe | 1mm | |
| Normen/Zulassungen | No | |
| Breite | 8mm | |
| Serie | S27K | |
| Maximale Versorgungsspannung | 3.6V | |
| Automobilstandard | AEC-Q100 Klasse 2 und 3 | |
| Versorgungsstrom | 360μA | |
| Minimale Versorgungsspannung | 1.8V | |
| Alle auswählen | ||
|---|---|---|
Marke Infineon | ||
Speicher Größe 64MB | ||
Produkt Typ SDRAM | ||
Datenbus-Breite 8bit | ||
Taktfrequenz max. 200MHz | ||
Anzahl der Bits pro Wort 16 | ||
Montageart Oberfläche | ||
Gehäusegröße FBGA-24 Kugel | ||
Pinanzahl 24 | ||
Betriebstemperatur min. -40°C | ||
Maximale Betriebstemperatur 105°C | ||
Länge 6mm | ||
Höhe 1mm | ||
Normen/Zulassungen No | ||
Breite 8mm | ||
Serie S27K | ||
Maximale Versorgungsspannung 3.6V | ||
Automobilstandard AEC-Q100 Klasse 2 und 3 | ||
Versorgungsstrom 360μA | ||
Minimale Versorgungsspannung 1.8V | ||
Infineons DRAM ist ein selbstauffrischender Hochgeschwindigkeits-CMOS-DRAM mit HYPERBUS-Schnittstelle. Das DRAM-Array verwendet dynamische Zellen, die in regelmäßigen Abständen aktualisiert werden müssen. Die Auffrischungssteuerungslogik innerhalb des Bausteins verwaltet die Auffrischungsvorgänge auf dem DRAM-Array, wenn der Speicher nicht aktiv vom HYPERBUS-Schnittstellenmaster gelesen oder beschrieben wird. Da der Host keine Auffrischungsvorgänge durchführen muss, erscheint das DRAM-Array für den Host so, als ob der Speicher statische Zellen verwendet, die Daten ohne Auffrischung speichern. Daher wird der Speicher genauer als Pseudo Static RAM bezeichnet.
200 MHz maximale Taktrate
Datendurchsatz bis zu 400 MBps
Bidirektionales Lese-Schreib-Daten-Strobe
Automotive AEC Q100 Grade 2 und 3
Optionales DDR Center Aligned Read Strobe
DDR überträgt Daten auf beiden Flanken des Taktes
Verwandte Links
- Infineon SDRAM 64 MB Oberfläche 16 Bits/Wort 8 bit FBGA-24 Kugel 24-Pin
- Infineon SDRAM DDR-Speicher 64 MB 8M x 8 bit Oberfläche 8 Bits/Wort 8 bit 35 ns FBGA 24-Pin
- Alliance Memory SDRAM 512 MB Oberfläche 8 Bits/Wort 8 bit 20 ns FBGA-78 Kugel 78-Pin
- Alliance Memory SDRAM 512 MB Oberfläche 16 Bits/Wort 16 bit 20 ns FBGA-96 Kugel 96-Pin
- Intelligent Memory SDRAM 512 MB Oberfläche 64 Bits/Wort 16 bit 6 ns FBGA 54-Pin
- Intelligent Memory SDRAM 64 MB Oberfläche 32 Bits/Wort 16 bit 6 ns FBGA 90-Pin
- Intelligent Memory SDRAM 64 MB Oberfläche 16 Bits/Wort 16 bit 5 ns FBGA 54-Pin
- Alliance Memory SDRAM 64 MB SMD 16 Bits/Wort 16 bit 5.5 ns FBGA 54-Pin