Kostengünstiges PCB Design

Die Entwicklung einer kostengünstigen Leiterplatte beinhaltet zahlreiche Herausforderungen. Während das oberste Ziel oftmals darin besteht, die Leiterplatte so klein wie möglich zu gestalten, mag dies nicht immer die kostengünstigste Lösung für das gesamte System sein. Die Verringerung der Größe der Platine geht oft mit einer komplexeren und mehrlagigen Leiterplatte einher, die wiederum elektromagnetische Probleme mit sich bringt, die im weiteren Verlauf Tausende kosten können.

Die elektromagnetische Verträglichkeit (EMV) spielt eine Schlüsselrolle für das Design der Platine. Sicherzustellen, dass das Endgerät vor Ort geltenden EMV- und Interferenz-Anforderungen entspricht, kann ein kostspieliger Prozess werden, falls Ecken in Entwicklung und Fertigung der Leiterplatte gekürzt wurden. Manch ein Ansatz zur Einsparung von Kosten kann folglich nur auf kurze Sicht sinnvoll sein. Wenn Komponenten Signale abstrahlen bzw. sich koppeln, können kostspielige Maßnahmen erforderlich sein, damit das System die Konformitätsprüfung besteht.

Während eine vierlagige Platine als optimal ausgeglichene Lösung hinsichtlich EMV und Layout angesehen wird, ist es oftmals möglich, mit DesignSpark PCB eine zweilagige Leiterplatte mit derselben Leistung zu entwickeln. Dies kann erhebliche Kosteneinsparungen bei der Herstellung erzielen, muss jedoch so umgesetzt werden, dass keinerlei Beeinträchtigungen auf nachfolgende Prüfungen entstehen.

Signalrückleitungen stellen das schwerwiegendste Problem beim Layouting einer Leiterplatte dar. Es wäre sehr schwierig, eine Masseleitung unterhalb jeder mit einem Signalstift verbundenen Spur an dem Controller zu verlegen; doch genau das ist es, was die Masseebene einer vierlagigen Leiterplatte übernimmt. Ganz egal, wo die Spuren verlaufen - es gibt immer eine erdende Rückleitung, die direkt darunter verläuft.

Die beste Näherung einer Masseebene in einer zweilagigen Platine besteht daraus, die Masse zu rastern, um die Strahlung der Signalspuren zu minimieren. Die Verkleinerung des Anschlussbereichs anhand der Verlegung der jeweiligen Rückleitung unterhalb der Signalspur ist die effektivste Methode zur Handhabung dieses Problems. Demnach wird die Erschaffung eines Masserasters (nach der Planung der Ebenen) der wichtigste Bestandteil beim Layout einer Leiterplatte.

Raster für Masseebenen

Die Erstellung von Rastern ist die kritischste Technik für das Design zweilagiger Platinen. Ähnlich einem Stromversorgungsnetz besteht dieses Netzwerk aus orthogonalen Verbindungen masserelevanter Leitungen. Letztlich wird somit eine Masseebene mit derselben Geräuschunterdrückung wie bei vierlagigen Leiterplatten erzeugt. Diese bildet die Masseebene einer vierlagigen Leiterplatte nach, indem sie eine Masserückleitung unter jeder Signalleitung bietet und den Widerstand zwischen dem Mikrocontroller und dem Spannungsregler senkt.

Ein Raster wird gebildet, indem sämtliche Masseleitungen erweitert und masserelevante Muster zur Erschaffung eines Netzwerks an Masseverbindungen über die gesamte Leiterplatte verwendet werden. So verlaufen auf einer Leiterplatte beispielsweise die meisten Leitungen an der Oberseite in vertikaler Richtung, während die meisten Leitungen an der Unterseite in horizontaler Richtung verlaufen. Bereits dieser Umstand führt dazu, dass die Rückleitung nicht direkt unter der jeweiligen Signalleitung verlaufen kann. Zunächst wird jede Masseleitung insofern ausgeweitet, dass so viel freier Raum wie möglich auf der Leiterplatte genutzt wird. Danach wird der gesamte verbliebene Freiraum mit Masse bestückt.

Ziel ist es, so gut wie möglich ein Raster auf einer zweilagigen Leiterplatte zu erstellen. Kleine Änderungen im Layout können andere Verbindungen zur Erweiterung des Rasters ermöglichen.

 

Einteilung in Zonen

Die Einteilung der Leiterplatte in Zonen ist eine Technik, mit der Störgeräusche und elektromagnetische Interferenzen verringert werden können, und der Bedarf an weiteren Lagen gesenkt wird. Sie hat dieselbe grundlegende Bedeutung wie die Planung einer Leiterplatte, d.h. der Prozess, in dem die allgemeine Platzierung der Komponenten auf einer blanken Leiterplatte festgelegt wird, bevor Leitungen eingezeichnet werden. Die Unterteilung der Leiterplatte in verschiedene Zonen geht einen Schritt weiter, da jeweils ähnliche Funktionen in einem gemeinsamen Bereich zusammengefasst und nicht auf der Leiterplatte verstreut werden. Hochgeschwindigkeitslogik, darunter Mikrocontroller, wird in der Nähe des Netzteils platziert, während langsamere Komponenten etwas weiter, analoge Komponenten sogar noch weiter entfernt angebracht werden.

Mit dieser Anordnung ist es weniger wahrscheinlich, dass Hochgeschwindigkeitslogik andere Signalleitungen beeinträchtigt. Dabei ist besonders wichtig, dass die Regelkreise von Oszillatoren einen großen Abstand von analogen Schaltkreisen, langsameren Signalen und Steckverbindern nehmen. Dies trifft sowohl auf der Leiterplatte, als auch auf den Raum innerhalb des Behältnisses der Leiterplatte zu. Achten Sie in dem Design darauf, dass nach der Endmontage keinerlei Kabel über den Oszillator bzw. den Mikrocomputer verlaufen, da diese Störgeräusche aufnehmen und übertragen können. Dies hat Einfluss darauf, wo der Steckverbinderkopf in dem PCB Design platziert werden wird.

Tools

Die neueste Version von DesignSpark PCB enthält eine Online-Entwurfsregelprüfung (DRC), um Probleme bereits bei der Entwicklung zu beseitigen, anstatt eine Batch-Prüfung abzuwarten. Dies ist besonders hilfreich bei der Optimierung der Leiterplatte hinsichtlich ihrer Kosten, da sämtliche Konflikte oder Fehler unmittelbar gekennzeichnet werden und behoben werden können. Selbstverständlich ist diese Prüfung nur so gut wie die Designdatei, und Eingaben des Ingenieurs bezüglich möglicher Probleme sind unerlässlich; doch sie hilft, den Prozess zu beschleunigen, sodass mehr Zeit für die Schlüsselfelder aufgebracht werden kann. 

Bei Version 5 von DesignSpark PCB prüft die Online-DRC sämtliche Items, die als Folge interaktiver Bearbeitung hinzugefügt bzw. verschoben wurden. Hierzu zählen, unter anderem, sämtliche an dem verschobenen Bauteil angebrachten Leitungen, sowie alle Leitungen und Vias, die manuell hinzugefügt worden sind.

Version 5 bietet ebenso eine Bus-Unterstützung, sodass bestimmte Leitungen zusammengefasst und mühelos verlegt werden können. Anstatt sämtliche Verbindungen im Design zu zeichnen und sie an jeden erforderlichen Stecker anzuschließen, kann der Entwickler die Designs mit Hilfe von Bussen weniger komplex gestalten. Dabei können Verbindungen von einem Bauteil zu dem Bus hergestellt werden, der dann das Signal weiterleitet.

 

Abbildung 2: Schematische Busse in DesignSpark PCB Version 5 hinzufügen

Busse können offen und geschlossen sein. Ein geschlossener Bus ist eine Ansammlung von Netznamen, die über den Bus verlaufen; sie sind innerhalb des Bus vorbestimmt, sodass bei dem Anschluss an den Bus nur diese Netze verwendet werden können, während ein offener Bus jedes beliebige Netz aufnehmen kann.

Dies macht nicht nur bei der Verlegung von Bussen Sinn, sondern kann auch zur Verlegung anderer Leitungspakete entlang der Leiterplatte verwendet werden. Hiermit kann das Design simpler und verständlicher gehalten werden, da eine ganze Reihe geräuschintensiver Leitung zusammengefasst und über den schematischen Bus von Masseleitungen eingefasst werden. Dies kann helfen, die Störgeräusche der Leiterplatte zu reduzieren. Tipp: Geräuschintensive Leitung niemals an der Außenseite einer Leiterplatte verlegen; dies kann jedoch bei zweilagigen Designs schwierig sein. Geräuschlose Leitungen von Bereichen auf der Leiterplatte fernzuhalten, in denen sie Geräusche aufnehmen könnten (z.B. von Steckverbindern, Regelkreisen von Oszillatorn, sowie Relais und Relaistreiber), kann auch helfen, das Problem einzuschränken.

 

Fazit

Die Entwicklung einer Leiterplatte mit der für geringe Kosten erforderlichen Einfachheit ist wahrscheinlich schwieriger als die Arbeit mit mehreren Lagen.

Bestimmte EMV-Probleme können mit Entkopplungskondensatoren und Ferritperlen zur Abschwächung häufig strahlender Signale behoben werden; dies erhöht jedoch die Komplexität des Designs und die Fertigungskosten. Wenn elektromagnetische Interferenzen mit Hilfe eines durchdachten Designs mitsamt Einteilung in Zonen und der Beachtung des Übersprechen minimiert werden können, kann ein Rasteransatz für Strom- und Masseleitungen dieselbe Isolierleistung in einer zweilagigen Leiterplatte erzielen, wie sie auch mit vier- oder sechslagigen Designs möglich ist. Hiermit können die Kosten für die Fertigung der Leiterplatte gesenkt, und Ertrag und Zuverlässigkeit gesteigert werden, was wiederum die Gesamtkosten über die Lebensdauer des Geräts senkt.